图1. 基本PLL模型
PLL切换时间是其反馈环路建立时间和VCO响应时间的函数，由于自身性质的限制，其速度较慢，而DDS仅受数字处理延迟的限制，因此具有更快的切换速度。在电路板尺寸方面，DDS的面积更小，便于系统设计，许多硬件RF设计难题也迎刃而解。
图3所示系统是基于DDS架构的完整DC至5.5 GHz正弦波信号发生器。四开关DAC核心和集成输出放大器在整个工作频率范围内提供极低的失真，并配有50Ω的输出匹配终端。
(资料图片)
板载时钟解决方案包括参考振荡器和PLL，因而无需外部时钟源。所有电源均来自Raspberry Pi平台板，其具有超高电源抑制比(PSRR)稳压器和无源滤波功能，可使大幅减小电源转换器对RF性能的影响。
图3.CN0511：基于RPI的频率合成RF信号发生器
图4.所用矢量信号发生器(AD9166)的功能框图
图5.ADF4372 RF8x输出级
图3所示架构可用于雷达、自动测试、任意波形发生器和单音信号发生器等各种应用。而本文中实现了单音信号发生器应用。以下小节将讨论CN0511包含的主要集成器件。
如图4所示，所使用的DC至9 GHz矢量信号发生器包含一个6 GSPS（1倍不归零模式）DAC、8通道、12.5 Gbps JESD204B数据接口以及一个具有多个数控振荡器(NCO)的DDS。同时该器件是高度可配置的数字数据路径，包括插值滤波器、反SINC补偿和数字混频器，支持灵活的频谱规划。
图4所示系统利用DAC的48位可编程模数NCO以非常高的精度（43 μHz频率分辨率）实现了信号的数字频移。该DAC的NCO仅需要SPI写入接口速度达到100 MHz即可快速更新频率调谐字(FTW)。SPI还支持配置和监控该DAC中的各种功能模块。本设计未使用JESD通道，器件仅在NCO模式下使用。
图4中的矢量信号发生器集成了单端、50 Ω匹配的输出RF放大器，因此无需采用复杂的RF输出电路接口。表1显示了AD9166的主要规格和在各种条件下的性能。
表1.AD9166主要规格
图2中的系统使用了ADF4372 PLL（见图5），这是一款集成VCO的宽带频率合成器，当与外部环路滤波器和外部参考频率一起使用时，可以作为小数N分频或整数N分频频率合成器。此外，VCO频率可进行1、2、4、8、16、32或64分频，因此用户可以在RF8x产生低至62.5 MHz的RF输出频率。
图6.ADF4372和AD9166之间的电路连接
CN0511的系统电源树如图7所示，基于系统负载要求将其效率提高到90%，分别使用了LTM8045、LTM4622和ADP5073开关稳压器，并选用ADM7150、ADM7154和ADP1761等低压差线性稳压器(LDO)来为DAC、放大器、PLL和VCO供电，其有超低噪声和高PSRR性能，可实现最佳相位噪声性能。
使用电源时序控制器LTC2928来确保高速DAC按正确顺序上电，避免损坏其内部电路。该电源时序控制器IC可监测和管理四个电压轨，并具有控制各电压轨的上电时间和其他监控功能，其中包括欠压和过压监控与报告功能。
对于这种需要极高性能和较高输出频率的应用，PCB（印刷电路板）材料的选择会对结果有很大影响。图8显示了推荐的CN0511 PCB叠层，它在包含RF走线的层上使用Rogers 4350电介质材料，最大程度上减少3GHz以上的信号衰减，并确保在RF输出处获得最佳的信号完整性。
图7.系统电源树
图8.推荐的PCB横截面和叠层
在任何涉及信号发生器的应用都希望能够轻松灵活地控制仪器设备。因为它只需要将一张带有Kuiper Linux镜像的SD卡插入Raspberry Pi，因而可以认为CN0511是即插即用的。Kuiper Linux镜像包含控制信号发生器所需的所有必要软件。有两种方法可改变输出功率和频率：使用PyADI-IIO模块写入代码，或使用IIO-Oscilloscope图形用户界面(GUI)输入所需的输出。
PyADI-IIO是ADI硬件的Python抽象模块，带有工业输入/输出(IIO)驱动程序。此模块为控制硬件提供了简单易用的Python方法和属性。通过非常简单的Python代码行即可控制该板，这些代码可以在本地或远程运行。可以使用简单的for循环和一些延迟来创建任何频率扫描，用于测试其他设备。
IIO-Oscilloscope是一个跨平台GUI应用程序，需要用户输入输出功率幅度和频率作为参数。
图9.通过PyADI-IIO和IIO-Oscilloscope与设备通信所需的软件组件框图
在信号发生器应用中，频带平坦度是一个关键参数。在该系统中，输出功率与频率的关系特性主要由矢量信号发生器的输出决定。随着频率提高，输出阻抗从其直流值开始减小。输出阻抗的这种变化以及负载处的任何阻抗失配都会直接影响输出功率。此外，可预测的sinc滚降也会影响输出功率的频率响应。图10讨论并显示了测得的未校准输出功率与频率的关系。为了克服这些不利因素，我们对输出功率与频率的关系进行了软件校准。
用于校正输出功率的旋钮包含了AD9166的两个寄存器：设置满量程电流的10位寄存器Ioutfs_reg（地址0x42和0x41）和设置满量程电流的16位寄存器Iout_reg（地址0x14E和0x14F）。这两个寄存器负责控制AD9166 DAC的输出电流，这也是AD9166放大器的输入（图3）。
Ioutfs_reg提供大约10 dBm的输出功率动态范围，这是用于调整图10所示不必要特性的理想值。
图10.输出功率与频率的关系：未校准的输出功率
从测量结果来看，每个PCB样片都显示出图10所示的相同形状特性，只是偏移存在差异。考虑到这一点，我们开发了两个校准例程。第一个校准程序只需执行一次，用于获取校准整个形状所需的参数，使其平坦化，；第二个程序则用于校正不同板之间的偏移误差，并作为每片板的生产测试运行。两个校准例程均通过输出测量、计算和基于计算的寄存器调整来完成。
第一个校准例程的主要设计思路如图11所示。首先，图10中的整个特性曲线被分成多个频率区间，这些区间可以用从fmin[x]到fmax[x]的线段来近似表示，其中x是区间的索引，x ∈ [0, 31]，并且x为正整数。实际设计选择了31个区间，但为了更好地举例说明，图11a中只显示了三个区间。对于每个区间，需要获得两个常数：一个是用于偏移校正的Offset_correction（图11b）；一个是用于增益校正的Gain_correction（图11c）。还需要存储参数fmin[x]以跟踪区间。
图12a为第一个校准例程的工作原理伪代码流程图。为完成此算法，需要使用非常精确的频谱分析仪来测量输出功率（使用Keysight E5052B/R&S FSUP）。第一个例程（图12a）产生的参数用于第二个校准例程，如图12b所示。
图13显示了CN0511在几种不同输出功率水平下的宽带补偿频带平坦度。对于设置在0 dBm和-40 dBm之间的任何输出功率，从DC到5.5 GHz的整个频带内的精度为±0.5 dBm。
图13.校准输出功率与频率的关系
时钟源的质量以及其与AD9166时钟输入端的接口会直接影响相位噪声性能。在指定频率偏移处的相位噪声和杂散会被直接转为输出信号。图14显示了经过测量的单边带(SSB)相位噪声与频率偏移的关系。所有数据都是在输出功率设置为满量程的情况下收集的。使用板载122.88 MHz CMOS压控晶体振荡器用作系统时钟参考。
图14.系统相位噪声性能
本文提出了一种高频、低失真、低噪声的信号源。所介绍的系统是一种采用基于高速DAC的DDS架构的低成本RF信号频率合成器解决方案，通过使用基于DDS技术的矢量信号发生器，该系统较之简单PLL的有多项优势，例如简单化、低失真、高分辨率调谐、近乎瞬时的跳频、相位和幅度调制。
DDS架构的多项优势使得调整和校准输出功率以及微调输出频率成为可能。在系统中添加校准例程可为用户提供从DC到5.5 GHz的输出参考信号音，精度为±0.5 dBm，动态范围为0 dBm到-40 dBm。对于实验室仪器而言，这是一种近乎理想的解决方案。
营业执照公示信息